000078470 001__ 78470 000078470 005__ 20180724110912.0 000078470 037__ $$aGDOC-2017-67236 000078470 041__ $$aspa 000078470 041__ $$aeng 000078470 100__ $$0(orcid)0000-0002-8007-5613$$1143799$$aJOSÉ IGNACIO ARTIGAS, MAESTRE 000078470 24500 $$967236$$aControl digital con FPGA de etapas de potencia 000078470 24200 $$967236$$aFPGA-based digital control for power converters 000078470 260__ $$aZaragoza$$bUniversidad de Zaragoza$$c2017-2018 000078470 520__ $$aBreve presentación de la asignatura. La asignatura forma al alumno en la descripción con VHDL e implementación en FPGA de sistemas electrónicos de control digital de etapas de potencia. Se abordan tanto las técnicas básicas de generación de las señales de disparo de los dispositivos como la implementación en coma fija de un regulador lineal y su simulación en lazo cerrado. Finalmente, se contemplan ejemplos completos de aplicación. 000078470 521__ $$9657$$aMáster Universitario en Ingeniería Electrónica$$bMaster's in Electronic Engineering 000078470 540__ $$aby-nc-sa$$bCreative Commons$$c3.0$$uhttp://creativecommons.org/licenses/by-nc-sa/3.0/ 000078470 700__ $$0(orcid)0000-0003-4633-4551$$1150230$$aLUIS ÁNGEL BARRAGÁN, PÉREZ 000078470 830__ $$9527 000078470 8564_ $$s17951$$uhttps://desinvenio.unizar.es/record/78470/files/guia-67236-es.pdf$$yGuía (idioma español) 000078470 8564_ $$s8957$$uhttps://desinvenio.unizar.es/record/78470/files/guia-67236-en.pdf$$yGuide (english) 000078470 970__ $$aGDOC-2017-67236 000078470 980__ $$aGDOC$$bIngeniería y Arquitectura$$bEngineering and Architecture$$c110